Gesellschaft für Informatik e.V.

Lecture Notes in Informatics


Ausgezeichnete Informatikdissertationen 2001 D-2, 115-124 (2001).

GI, Gesellschaft für Informatik, Bonn
2001


Editors

Dorothea Wagner (ed.)


Copyright © GI, Gesellschaft für Informatik, Bonn

Contents

On-line fehler-erkennung und schnelle wiederherstellungs-techniken für zuverlässige eingebettete prozessoren

Matthias Pflanz

Abstract


In dieser Arbeit wurden Methoden zur on-line Erkennung von transienten und permanenten Einzelund Mehfachfehler in Prozessoren vorgestellt. Die implementierten Techniken ermöglichten eine Erkennung im selben Maschinenzyklus. Dadurch kann einer Fehler- Ausbreitung vorgebeugt werden. Ein Vorteil dieser on-line Verfahren ist die Erkennung vorab nicht-testbarer transienter Effekte während des Betriebes. In Kombination mit traditionellen Testverfahren ist so eine verbesserte Prävention gegenüber Systemausfällen gegeben. Durch eine Unterscheidung zwischen Fehler-Charakteristik und -Klasse kann eine Auswahl geeigneter Maßnahmen zur Wiederherstellung getroffen werden. Durch das vorgestellte Micro-Rollback-Verfahren können transiente Effekte bzw. der erste permanente Fehler kompensiert werden. Dadurch ist eine schnelle Wiederherstellung der Systemfunktion bzw. eine Notlaufeigenschaft gewährleistet. Ausgehend von einfachen Prozessor- Architekturen wurde im Rahmen dieser Arbeit die Erweiterbarkeit für komplexere Strukturen untersucht. Anhand von experimentellen Prozessor-Designs (z.B. mit Pipeline-Verarbeitung, Fließkomma-Einheiten) konnte nachgewiesen werden, dass die präsentierten Techniken auch für diese Strukturen hervorragend geeignet sind. Durch die entwickelten Verfahren ist es möglich, die Verfügbarkeit von eingebetteten Prozessoren unterschiedlicher Architektur und Komplexität zu erhöhen. Dadurch wird die Zuverlässigkeit dieser Prozessoren und damit des Gesamtsystems verbessert. Literaturverzeichnis [CP95] J.A. Clark and D.K. Pradhan. Fault Injection - A Method for Validating Computer- System Dependability. IEEE Computer, June 1995:47-56, 1995. [Gal00] C. Galke. Rollback-Strategien für Prozessoren mit Pipeline-Struktur. Diplom-Arbeit am Lehrstuhl Technische Informatik, BTU Cottbus, Oktober 2000. [GG93] M. Gössel and S. Graf. Error Detection Circuits. McGraw-Hill Book Company, London, 1993. [KT87] R. Koo and S. Toueg. Checkpointing and Rollback-Recovery for Distributed Systems. IEEE Transactions on Software Engineering, SE-13, January 1987:23-31, 1987. Matthias Pflanz [MORK98] G. Miremadi, J. Ohlson, M. Riemén, and J. Karlsson. Use of Time and Address Si- gnatures for Control Flow Checking. Dependable Computing for Critical Applications, IEEE Computer Society, No. 5:201-221, 1998. [Pfl02] Matthias Pflanz. On-line Error Detection and Fast Recover Techniques for Dependable Embedded Processors. LNCS, Springer, Heidelberg, nr. 2270 edition, 2002. [PPV99] M. Pflanz, F. Pompsch, and H.T. Vierhaus. An Efficient On-Line-Test and Back-up Scheme for Embedded Processors. In Proceedings Int. Test Conference, ITC'99, pages 964-972, 1999. Atlantic City, MA. [PV98] M. Pflanz and H.T. Vierhaus. Generating Reliable Embedded Processors. IEEE MI- CRO, Sept./Oct.:33-41, 1998. [PWGV02] M. Pflanz, K. Walther, C. Galke, and H.T. Vierhaus. On-line Error Detection and Correction in Storage Elements with Cross-Parity Check. In Proceedings IEEE Int. On-line Test Workshop (IOLTW'02), Juli 2002. Frankreich. [PWV01] M. Pflanz, K. Walther, and H.T. Vierhaus. On-line Error Detection Techniques for Dependable Embedded Processors with High Complexity. In IEEE Int. On-line Test Workshop (IOLTW'01), Juli 2001. Italy. [SHB68] F.F. Sellers, M.J. Hsiao, and L.W. Bernson. Error Detecting Logic for Digital Computers. McGraw-Hill Book Company, New York, 1968. [SS87] M.A. Schuette and J.P. Shen. Processor Control Flow Monitoring Using Signatured Instruction Streams. IEEE Transactions on Computers, C-36, No. 3:264-275, March 1987. [TT90] Y. Tamir and M. Tremblay. High-Performance Fault-Tolerant VLSI Systems Using Micro Rollback. IEEE Trans. on Computers, 39, No. 4:548-554, April 1990. [WG] N.T. Wing and E. Glen. Self Checking Arithmetic Unit. US Patent 4314350, GO6F 11/14. [ZSM99] C. Zeng, N. Saxena, and E.J. McCluskey. Finite State Machine Synthesis with concurrent Error Detection. In Proceedings Int. Test Conference, ITC'99, pages 672-679, 1999. Atlantic City, NJ. Matthias Pflanz studierte von 1991 bis 1996 Elektrotechnik an der Brandenburgischen Technischen Universität (BTU) in Cottbus. Von 1996 bis 2001 war er wissenschaftlicher Mitarbeiter am Lehrstuhl Technische Informatik der BTU. Zu seiner Aufgaben gehörten Lehrtätigkeiten auf den Gebieten Prozessorarchitektur, Test und Entwurf integrierter Schaltungen sowie die Forschung auf den Gebieten Fehler-tolerante Schaltungen und zuverlässige Prozessor-basierte Systeme. Forschungsergebnisse wurden in mehr als 20 internationalen Publikationen veröffentlicht. Im September 2001 promovierte er an der BTU Cottbus. Seit November 2001 ist Matthias Pflanz bei der IBM Deutschland Entwicklung GmbH in Böblingen als Entwicklungsingenieur beschäftigt. Zu seinen Aufgaben zählen u.a. Logik-Design und Test-Modellierung für High-Performance- Prozessoren. Ab 2003 wird er an der Technischen Akademie Esslingen Fachvorträge z.B. zum Thema \?Zuverlässige Schaltungen und Systeme“ halten.


Full Text: PDF

GI, Gesellschaft für Informatik, Bonn
ISBN 3-88579-406-3


Last changed 12.06.2012 13:41:08